FATAL ERROR in Xilinx ISE

Hi,

ich schreibe gerade an dem Code für einen XC9572 als Speichercontroller.
Der Code besteht aus drei VHDL-Modulen die bestimmte Bausteine
enthalten. Der Syntaxcheck verläuft positiv, aber wenn ich den Code
implementieren will, schreibt er folgendes:

FATAL_ERROR:Xst:Portability/export/Port_Main.h:127:1.17 - This
application has discovered an exceptional condition from which it cannot
recover. Process will terminate. For more information on this error,
please consult the Answers Database or open a WebCase with this project
attached at http://www.xilinx.com/support.

Laut Xilinx sollte dieser Fehler in meiner Version(9.2) bereits gefixed
sein und auch die möglichen Fehlerursachen, die dort aufgelistet sind
treffen nicht auf mein projekt zu soweit ich sie verstehe. Ich arbeite
erst seit kurzem mit programmierbaren Logikbausteinen und habe deshalb
auch wenig Hintergrundwissen.

Der Code ist zwar noch nicht ganz fertig, aber zumindest kompilieren
lassen sollte er sich. Falls jemand eine Ursache des Fehlers kennt, wäre
ich sehr daran interressiert. Als rar hab ich mal die drei vhd's im
anhang falls der Fehler dort liegt.

mfg The Scientist

Hi,
bist du als Administrator angemeldet ?
Könnte sen, daß´das Programm deswegen abkaspert.
Ich würde das ja mal bei mir probieren, aber "rar" Format kann ich nicht entpacken.
Ist irgendwie in Mode gekommen, warum auch immer.
winrar ist doch kostenpflichtige Shareware, oder ?

Gruß
Christopher

nope ist eigentlich free. aber ich habs nochmal als zip dabei.

Achtung: bitte nur die ZIP verwenden weil die rar eine falsche datei enthält.

Hi,
also ich hab' ja leider keine Ahnung von ISE, das lungert so auf der Platte rum :)
Hab' mal damit rumgespielt und ein paar Projektfiles durchlaufen lassen.
Unter anderem das Testbildprog von Ulrich Radig.
Allerdings gab es da, wie gesagt, auch ein Projektfile.

Nachdem ich die blöde parallschnittstelle nie zum laufen bekommen hatte habe ich es damals aufgegeben ...

Ich hab' deine Files jetzt mal mit "add source" , (macht man das so :) ?) geladen.


================================================== =======================
* HDL Compilation *
================================================== =======================
Compiling vhdl file "D:/test2/R2S2FlipFlop.vhd" in Library work.
Entity <R2S2FlipFlop> compiled.
Entity <R2S2FlipFlop> (Architecture <R2S2FlipFlopArc>) compiled.
Compiling vhdl file "D:/test2/binary16Counter.vhd" in Library work.
Entity <binary16Counter> compiled.
Entity <binary16Counter> (Architecture <binary16CounterArc>) compiled.
Configuration <binary16CounterCfg> compiled.
Compiling vhdl file "D:/test2/logicAnalysator.vhd" in Library work.
Entity <logicAnalysator> compiled.
ERROR:HDLParsers:3312 - "D:/test2/logicAnalysator.vhd" Line 67. Undefined symbol 'cycleOK'.
ERROR:HDLParsers:1209 - "D:/test2/logicAnalysator.vhd" Line 67. cycleOK: Undefined symbol (last report in this block)
ERROR:HDLParsers:808 - "D:/test2/logicAnalysator.vhd" Line 69. = can not have such operands in this context.
WARNING:HDLParsers:1406 - "D:/test2/logicAnalysator.vhd" Line 67. No sensitivity list and no wait in the process
ERROR:HDLParsers:3026 - "D:/test2/logicAnalysator.vhd" Line 78. Entity <logicAnalysator> (Architecture <logicAnalysatorArc>) does not exist in library <work>.
ERROR:HDLParsers:3312 - "D:/test2/logicAnalysator.vhd" Line 79. Undefined symbol 'R2S2FlipFlop'.
ERROR:HDLParsers:3312 - "D:/test2/logicAnalysator.vhd" Line 82. Undefined symbol 'binary16Counter'.
-->

Total memory usage is 86964 kilobytes

Number of errors : 6 ( 0 filtered)
Number of warnings : 1 ( 0 filtered)
Number of infos : 0 ( 0 filtered)

das mit dem cycleOK war n tippfehler das muss in der logicAnalysator.vhd ctrOK heißen. Aber immerhin startet er bei dir den Synthesevorgang bei mir schreibt er nur den oben genannten Fehler und der Syntaxcheck beschwehrt sich nicht.
Keine Ahnung ob, wenn du einfach die dateien öffnest, dann auch alles so verlinkt ist wie bei mir.

Mal 'ne andere Frage, wenn du schon hier bist :) ...
weißt du, wie man das "Kabel III" zum laufen kriegt ?
Hab' jetzt schon alles mögliche ausprobiert, aber Impact greift einfach nicht auf die parallele Schnittstelle zu.
Hab' mal mit dem Scope gemessen und auch mal LEDs drangemacht.
Alles andere (Drucker, andere Programmiergeräte etc.) geht problemlos.
Testprogramm für die parallele geht auch, alle Pins lassen sich setzten/auslesen.
Nur Impact zickt eben rum und findet das Kabel III nicht.
Einen teuren Programmer wollte ich eigentlich nicht auch noch kaufen.
Wie gesagt, FPGAs & CPLDs ist Neuland für mich und ich weiß noch nicht, wie weit ich da einsteigen will.

Ich hab'ein Spartan3E Starterkit hier rumliegen, das erkennt Impact sofort am USB und Files von der Xilinx Website lassen sich problemlos auf's Board laden.

Aber das muß doch irgendwie auch mit dem "Kabel III" gehen.
(Hat bei einem früheren Kollegen auch funktioniert)

Ich bastele übrigens auch gerade an einem (16 Kanal) Logic Analyzer.
Allerdings (noch) ohne CPLD/FPGA

Gruß
Christopher

Ich hab auch grad erst angefangen mich in das Thema einzuarbeiten um mir bei dem analysator ne ganze menge platz zu sparen und weil CPLDs mit 7ns recht schnell sind. Der Analysator wird wenn alles so wie geplant funzt bei max. 133MSamples/s laufen.
Was das Programmierkabel angeht habe ich mir für die Schaltung von der Xilinx webseite ne Platine entworfen und gebastelt. Abgesehen davon, dass eagle ein Net bei der Schaltplan-> Platinen-Umwandlung vergessen hat und ich hinterher n bisschen improvisieren musste, läuft das Teil auch wunderbar. Hab mir zusätzlich noch ne kleine Testplatine mit nem XC9536-PC44 hergestellt und da n bisschen was probiert. Und jetzt bau ich halt an dem Controllerprogramm für den Logikanalysator.
Sagt er denn er findet das Kabel nicht oder dass es ein Problem mit der Hardware gibt und evtl. die Spannungsversorgung aus ist? Weil wenn er nichtmal das Kabel erkennt, wäre das sehr merkwürdigt, da das einfach über ein paar verbundene Pins an der Sub-D-Buchse gemacht wird.
Ich hoffe wir reden grade über dieselbe Sache aber ich meine dieses openSource-Kabel wäre das Kabel III.

Jep, das ist das Kabel III
Ich hab' das Programmerboard von Ulrich Radig gebaut.
(Ist der gleiche Schaltplan wie der von Xilinx direkt)
Das lief auch auf dem PC eines Kollegen.
Allerdings hatte der eine alte Version.
Wie gesagt, am Parallelport tut sich rein gar nix.
Nicht mal auf einer Leitung eine Pegeländerung.
LPT Adresse stimmt, Bios ist richtig eingestellt etc.

Programmieren von AVRs geht auch über diese Schnittstelle, mein Galep III läuft da drüber auch prima, ebenfalls das ZIP Laufwerk und der Drucker.
Nur bei Impact tut sich rein gar nix auf allen Leitungen.
Das Problem scheint's ja häufiger zu geben, wenn man Google fragt.
Eine Lösung hab' ich aber noch nicht gefunden.


// *** BATCH CMD : setCable -port auto
AutoDetecting cable. Please wait.
PROGRESS_START - Starting Operation.
Connecting to cable (Parallel Port - LPT1).
Checking cable driver.
Driver windrvr6.sys version = 7.0.1.0.Cable connection failed.
Connecting to cable (Parallel Port - LPT2).
Checking cable driver.
Driver windrvr6.sys version = 7.0.1.0. LPT base address = 0B78h.
ECP base address = 0F78h.
Cable connection failed.
Connecting to cable (Parallel Port - LPT3).
Checking cable driver.
Driver windrvr6.sys version = 7.0.1.0.Cable connection failed.
Connecting to cable (Parallel Port - LPT4).
Checking cable driver.
Driver windrvr6.sys version = 7.0.1.0.Cable connection failed.
Connecting to cable (Usb Port - USB21).
Checking cable driver.
Driver xusbdfwu.sys version: 1018 (1018).
Driver windrvr6.sys version = 7.0.1.0.Cable connection failed.
PROGRESS_END - End Operation.
Elapsed time = 4 sec.
Cable autodetection failed.
WARNING:iMPACT:923 - Can not find cable, check cable setup !




In der "fileset.txt" ist der "Cable III Driver" auch nicht eingetragen, wie ich gerade gesehen habe. Vielleicht liegt's ja daran.
Nur hab' ich noch keinen Weg gefunden den zu "reinstallieren"

Gruß
Christopher