Druckbare Version
Hallo,
habe ein Schaltplan zum Ansteuern eines Display, RTC und einer SD Karte fertig.
Wäre super wenn ihr mal drüber schauen würdet. Grade bei der SD Karte bin ich mir nicht so sicher ob das alles passt.
Hier der Schaltplan:
http://s7.directupload.net/images/130831/ls5e4h2x.jpg
Hallo,
also insgesamt sieht der Schaltplan ganz ordentlich aus.
Ein paar Vorschläge hätte ich noch.
Wichtig wäre:
- jedem IC noch einen 100nF Abblockkondensator spendieren, also der RTC, dem Oszillator und den Logikgattern; ggf. auch dem Display
- die Versorgung der SD-Karte würde ich mit 100nF keramisch parallel mit 10µF Elko abblocken, ggf. muss man aber aufpassen, was der 3,3V-Low-Drop-Regler am Ausgang als Kapazität erlaubt, ohne ins Schwingen zu geraten
- Verpolschutz in Form einer Diode hinzufügen. Kostet nur wenige Cent, kann später aber Ärger ersparen ;)
Optional:
- falls genaue Messungen des AD-Wandlers erforderlich sind oder die +5V viel ripple haben, kannst du zwischen AVCC und +5V noch eine 100µH Spule einfügen
- noch freie Pins des Mikrocontrollers auf Stiftleisten herausführen, falls später noch zusätzliche Leitungen benötigt werden
- eventuell LEDs hinzufügen - sei es als Lebenszeichen des Controllers beim ersten Flashen an einem Port - oder um das Vorhandensein der +5V anzuzeigen.
Die Beschaltung der SD-Karte und der Logikgatter habe ich nicht geprüft.
Grüße,
Bernhard
Bei der Hintergrundbeleuchtung ist die Schaltung mit dem NPN Transistor auf der high Side muss man den extra Spannungsabfall berücksichtigen. Den Basiswiderstand braucht man dafür eigentlich nicht, und der macht die Berechnung etwas schwieriger.
Bei der Hintergrundbeleuchtung des Displays würde ich die Anode fest an +5V legen und die Kathode schalten. Da hast Du mit einem NPN keine Probleme. Bei der LED_PAD würde ich dann einen PNP einsetzen.
Bei nicht verwendeten Gattern in Logikbausteinen werden nur die Eingänge auf Masse gelegt, die Ausgänge bleiben offen!
Gruß,
askazo
Vielen Dank für eure Tipps!
Habe jetzt einiges verändert!
- benutze beim Display sowie vom PAD PNPs
- habe bei jedem IC noch einen 100nF Abblockkondensator
- Verpolschutz
- bei nicht verwendeten Gattern in Logikbausteinen wurden nur die Eingänge auf Masse gelegt, die Ausgänge liegen offen
Hier der aktuelle Schaltplan:
http://s7.directupload.net/images/130902/3m35v4oq.jpg
Wenn sonst noch etwas auffällt bitte melden.
Habe die Schaltung auch schon gelayoutet:
http://s7.directupload.net/images/130902/wwqo8vl9.png
http://s1.directupload.net/images/130902/4268w8qg.png
http://s7.directupload.net/images/130902/e4chx7qn.png
Wäre super wenn ihr auch dort ein kurzen Blick drauf werfen würdet.
Schonmal vielen Dank!
Willst du selber ätzen oder fertigen lassen ? Bei ersterem würde ich dir eine größere Aura um die Leiterbahnen empfehlen und die obere Stiftleiste nicht so weit an den Rand setzen. Außerdem ist mir aufgefallen dass die beiden oberen Bohrlöcher zum Teil aus der Platine rausschauen.
Hallo
Wollte nur bekannt machen das nicht alle den Schaltplan sehen koennen weil der Hoster an einigen Standorten herausgefiltert wird.
KR