PLL Baustein 4046

Hallo!

@ hacker

Wenn du mit dem 4046 kämpfen willst, würde ich unbedingt das lesen:

http://www.elektronik-kompendium.de/...er/pll4046.htm

Der Frequenz/Phasenkomparator muss, wenn die Frequenz des VCOs (Fvco) mit der Spannung wächst, eigentlich nur die Ausgangspannung UKout = ~0 für Fvco/N > Fref und UKout = ~Vcc oder höher (Ladungspumpe) für Fvco/N < Fref ausgeben und für Fvco/N = Vref hochohmig sein, wobei Fref Referenzfrequenz ist. Die Ausgangsfrequenz des Komparators und gleichzeitig die Eingangsfrequenz des Loop-Filters ist immer Fref.

Die meisten PLL Bausteine haben umschaltbaren Strom der Ladungspumpe, was ermöglichst bei größeren Frequenzänderungen das Einrasten zu beschleunigen. In fast jedem PLL Regelkreis wird alles durch ein µC gesteuert.

MfG

Ja, ich muss es ja nicht bauen, ich meine nur dass der Bereich über den die Größe Frequenz analog gesteuert werden soll mit 2000 etwas groß ist.

Eine sinnvolle Abstufung ergibt sich dann wohl mit dem Faktor 4 oder 8, wobei der restliche Bereich über Teiler abgegriffen wird.
Es sind dann keine vielen Und Gatter sondern ein Multiplexer-IC mit wenigen Steuerleitungen.

Der VCO des 4046 ist schon recht gut. Seine Bauteilwerte können aber erfahrungsgemäß nicht unmittelbar aus dem Datenblatt abgelesen werden und es ist nicht zu erwarten dass gerade er über den Faktor 2000 so linear arbeitet dass der Loop Filter bei dem großen Bereich einfach abzugleichen wäre.

Als analoge Schaltung kann er aber sehr einfach ein stabiles und jitterarmes Signal über den verkleinerten Bereich liefern.

Ich kenne bischen keine PLL Schaltung, wo der ganze Frequenzbereich nicht durch VCO gedeckt wird. Bei Radios ist natürlich ein Bereichsumschalter nötig, da sie von LW ca. 600 kHz bis UKW ca. 120 MHz von LC Oszillator (der nur 3:1 kann) sinusoidalen Signal für Mischer liefern müssen. Aber für niedrige Frequenzen sind die Funktionsgenerator-Bausteine die beste Wahl.

MfG

Zitat:

---

Ja, es müssen exakt diese Frequenzstufen von 327,68Hz sein! Das ist ganz wichtig. Und mit möglichst wenig Jitter, so scheidet dann auch DDS aus.

---

Ich Denke so lange man nicht auf die internen Frequenzvervielfacher zurückgreift sollte sich der Jitter bei der DDS doch in Grenzen halten.
Die Frequenzstufen von 327,68Hz sollten sich auch mit einer DDS durch die Wahl einer geeigneten Taktfrequenz herstellen lassen.
Und auch eine PLL hat einen Phasenjitter.

Die Einstellung der Frequenz ließe sich am einfachsten per Microcontroller und SPI bewerkstelligen.
Die Frequenzvorgabe könnte dann dabei vom PC per RS 232 oder USB zum Microcontroller erfolgen.

Guck mal bei Analog Devices unter den Bausteinen AD 9851, bzw AD9951 - eventuell wäre ja einer von denen geeignet ?

Jitter ist bei PLL vor allem ein Problem bei niedriger Ref. Frequenz, wei hier den 327 Hz bzw. bei hohen Multiplikatoren (hier 1...2000).
Beim DDS ist jitter vor allem ein Problem wenn man da direkt ein Rechteckraushohlen will, und dann auch noch eher hohe Frequenzen haben will. Imerhin ist die Unsicherheit beim DDS mit Recheck-direktausgang einfach zu bestimmen, das ist halt eine Halbe Periode des Taktes. Für hohe Frequenzen kann das schon störend sein, oder man müßte einen der relativ teuren DDS Chips nehmen, mit ziehmlich hohem Takt.
Eine Kombination, die ich wohl wählen würde, wäre den DDS (z.B AD983x) mit rund 50-200 KHz laufen lassen, die Frequenz per PLL um den Faktor 4 hochsetzten und dabei viel vom Jitter entfernen, und dann durch Teilen durch 4^N die grobe Frequenzeinstellung machen.
Klingt etwas umständlich, braucht aber gar nicht so viele Teile.

So was ähnliches, aber mit gebrochenem Teiler (im µC) statt DDS habe ich mal aufgebaut und funktioniert recht gut.

Hallo!

Also ich habe es bisher verstanden entweder PLL oder DDS, aber wofür beide, verstehe ich jetzt nicht mehr.

Wenn die Frequenz/Periode nicht sehr stabil sein muss, lang vielleicht sogar FLL und bleibt nur VCO und µC.

MfG

Beim PLL hat man Probleme mit dem großen Frequenzbereich und dem Jitter wegen der kleinen Ref Frequenz von 327 Hz.

Beim DDS hat man ein Probleme mit Jitter bei den hohen Frequenzen, besonders wenn man kein Vermögen für einen 400 MHz DDS chip ausgeben will oder die entsprechende HF taugliche Platine nicht bauen will/kann. Wenn man mit Filtern und Komperator klarkommt geht das natürlich auch.

Wenn man beide Wege kombiniert nimmt man den DDS zur bequemen Frequenzeistellung und den PLL um Jitter des DDS rauszufiltern. Der Teiler hinter dem PLL umgeht den VCO mit großem Frequenzbereich.

Ich kann mir aber auch Vorstelln, das das signal direkt aus dem DDS auch schon reichen kann. Dann hat man eventuell nur die Schwierigkeit so einen mini SMD chip zu löten und günstog zu bekommen.

Hallo zusammen,

Zitat:

---

Zitat von PICture

Das PLL ist heutzutage in allen stabilen Radioempfänger benutzt, die jahrzehnte stabil arbeiten. Es muss nur gewärleistet werden, dass nach dem Einschalten der Versorgungsspannung der VCO bei 0 V Spannung eine Frequenz generiert, die im Bereich Lock-in liegt, meistens soll die Frequenz kleiner als die minimale sein.

---

Im Lock-Bereich/Fangbereich des Phasenkomperators oder? Ich benutze weiter unten den Phasenkomperator, der den Fangbereich = Frequenzbereich des VCOs hat. Der VCO kommt ja (zwar nicht linear) aber ohne Frequenzoffset bis auf wenige Hz bei 0V runter. Ist das damit gewährleistet?

Ich habe mir gestern auch den Tag Zeit genommen und mich nach deiner Motivation PLL richtig zu verstehen, nicht nur die Funktionsweise, sondern auch die Technik dahinter (Wie sind die einzelnen Komperatoren aufgebaut, wie funktioniert das mit dem Ausgangssignal und der Ladungspumpe)

Ich muss sagen, es ist ein sehr interessantes Gebiet. Aber da ich erst dieses Semester mit E-Technik angefangen habe zu studieren, hab ich vielleicht auch was falsch gemacht (z.B bei dem Loopfilter). Von daher immer gleich einschreiten, wenn was nicht passt ;-)


Vielen Dank für die ganzen anderen Vorschläge, auch in Richtung DDS. Ich bin aber noch nicht ganz dazu gekommen, mir die vorgeschlagenen ICs anzuschauen.



Ich habe jedenfalls meine Entscheidung den 4046 NICHT zu verwenden erstmal wieder revidiert. Aus folgenden Gründen:

- Manf sein Vorschlag hab ich nochmals überdacht und kann mich immer mehr mit ihm anfreunden
- den 4046 und alles drum und dran hab ich bereits hier zur Verfügung. Bis ich mich da für ein neues IC entschieden hab, dieses bestellt habe, da kann ich im Zweifel den 4046 richtig austesten. Wenns danach nicht klappt, kann ich immer noch mich für ein anderen Baustein entscheiden


Ich habe also mit dem 4046 weiter gemacht. Entgegen den Datenblattwerten hab ich ihn für meine gewünschte Frequenz mit den Faktoren 1000 - 2000 (siehe Manfs Vorschlag) mit R1 = 10k und C1 = 330p für brauchbare Frequenzen von ca. 100kHz bis 1MHz beschalten. Mich schockiert aber diese deutlich Abweichung von den Diagrammen vom Datenblatt oder mach ich irgendwas falsch? Wird diese Abweichung stabil sein?

Ich verwende den Komperator 2 (Phasenkomperator). Vielen Dank an PICture für den Hinweis mit dem Fehler bei diesem Komperator. Hab aber auch schon davor so ziemlich alle Artikel vom ELKO abgegrast gehabt, bevor ich hier postete ;-)

Jetzt blieb nur noch das Loopfilter zu designen. Entgegen dem im Datenblatt angegeben Filter hab ich mich für folgenden zweistufigen entschieden:

Bild hier  

Grund dafür war, dass die gesamte Phasenverschiebung 360° nicht erreichen darf. 180° gehen an den Phasenkomperator schon drauf und 90° an den VCO. Somit bleiben für den Filter weniger als 90° übrig. Der Filter sollte aber auch noch Störungen eleminieren können und sollte weit über seiner Grenzfrequenz betrieben werden. Bei einem einstufigen Filter entspräche das aber wieder genau 90° und wir brauchen ja weniger. Bitte sofort berichtigen, wenn das falsch ist (bin erst am lernen) :-)

Mittels der Verstärkung des VCO, des Phasenkomperators, maximal Frequenz, Referenzfrequenz und weiteren Angaben/Vorgaben hab ich dann die Werte der einzelnen Zeitkonstanten berechnet und daraus die der Bauteile.

Hier kam ich auf folgende Werte:

C1 = 2,2µF ; C2 = 100µF ; C3 = 4,7µF ; R1 = 270 ; R2 = 100

Das müsste auch ca. 45° Phasenverschiebung ergeben. Natürlich gleich aufgebaut und getestet. Ich muss sagen, dass ich von dem Ergebnis selbst überrascht ware. Davor hatte ich es immer mit einem einfachen RC Filter versucht. An Pin 1 kann man mit dem Oszi feine Nadelimpulse nach unten feststellen. Gestern kam es aber ganz selten noch zu kleinen Ausrastern. Der Jitter ist so gering, dass ich ihn auf dem Oszi nicht "einfangen" kann.

Meine Sorge ist aber noch diese kleinen Ausraster, die vielleicht gestern Abend 2-3 mal auftraten.

Wie kann ich die Schaltung mit meiner Dimensionierung auf Stabilität teste? Ich kann ja wohl kaum stundenlang vor dem Oszi sitzen?

Ist der Loopfilter vielleicht doch noch nicht so gut ausgelegt? Vielleicht hat mir einer da einen Tipp. :-) Vielleicht hab ich ihn auch komplett falsch berechnet (1. Semester E-Technik hat man nichts dergleichen ;-))


Ich werde weiter berichten.

Viele Grüße und nochmals danke für eure Hilfe.

hacker

Der Loopfilter sieht relativ kompliziert aus, aber da habe ich auch immer so meine Probleme mit. Wenn der Funktioniert, dann ist das ja schonmal OK. Wenn man den Loopfilter testen will, kann man da ein zusätzliches externes Signal einkoppeln und dann die antwort darauf anschauen. Wenn der Filter gut ist, sollten das zusätzliche Signal einen eher glatten frequenzganz zeigen. Wenn die PLL Schleife zur Instabilität neigt, sollte man das als Resonanzartige Effekte beim Zusatzsignal erkennen.

Den Teil mit dem Loopfilter sollte man auf alle Fälle gut abschirmen, denn kleine eigekoppelte Störungen hier führen zu einer Frequenzmodulation, die man auch nicht unbedingt am Oszilloskop sieht, es sei denn man triggert das Ozilloskop unabhängig, z.B. vom Teiler aus der das 327 Hz Signal zur Verfügugn stellt.

Über dei gelegentlichen Ausraster beim 4046 habe ich auch schon einiges gelesen. Man muß da wohl etwas auf die Amplitude des Eingangssignals achten, denn einige der digitalen Eingänge sind keine ganz normalen.
Tests sind schwierig, da müßte man wohl schon eine extra Testgerät aufbauen, das über lange Zeit die Schaltung auf funktion testet und Fehler ggf. Protokolliert. Sonst müßte manmal etwas Stress ausüben um Fehler zu provozieren, also Versorgungsspanung höher/niedriger probieren.

Dein angesprochenes Problem des Referenzeinganges ist mir bekannt und es wurde auch schon dafür gesorgt, dass die Pegel um den Mittelwert oszilieren aber niemals GND und Vcc annehmen.

Da jedoch trotzdem ab und zu Ausraster passieren (extrem selten). Kann es sein, dass man solch eine Beschaltung zur Pegelreduzierung auch beim zweiten Eingang des Phasenkomperators vornehmen sollte?

Ich hab mir jetzt an den PD Ausgang der bei "Out of Lock" Auf Masse gerissen wird, eine kleine LED Beschaltung gehängt. Sobald die Nadelimpulse zu häufig auftreten (Out of Lock) dann leuchtet die LED.

Ab und zu leuchtet sie kurz auf. Also so ganz stabil scheint mir die PLL noch nicht zu sein.