-
-
Xilinx CPLD Problem
Hallo zusammen,
ich habe folgendes Problem: Ich möchte mein Programm um zwei I/O's erweitern. Habe dies im Programm auch schon gemacht, (verilog module) doch beim XILINX Pace, sind in der Object list leider weiter nur die alten 6 I/O's vor handen und die neuen sind nicht vorhanden.
Vielleicht kann mir ja jemand helfen.
Im voraus schon vielen Dank.
MAC_G
Berechtigungen
- Neue Themen erstellen: Nein
- Themen beantworten: Nein
- Anhänge hochladen: Nein
- Beiträge bearbeiten: Nein
-
Foren-Regeln
Lesezeichen