Ich verwende folgende Konfiguration:
Vorteiler für PLL: 5 d.h. der PLL wird mit 20MHz/5=4MHz gespeist. Daraus macht er 96MHz.
Die Teile ich für die CPU nochmal durch 2, also 48MHz. Mehr geht auch nicht.
In C18 sieht das dann so aus:
Code:
//Konfiguration
#pragma config PLLDIV = 5, CPUDIV = OSC1_PLL2, USBDIV = 2, FOSC = HSPLL_HS // Int. 48MHz, Ext.-Src. 20MHz
#pragma config PWRT = ON
#pragma config BOR = OFF
#pragma config VREGEN = OFF
#pragma config WDT = OFF
#pragma config MCLRE = ON
#pragma config PBADEN = OFF
#pragma config LVP = OFF
mfg The Scientist
Lesezeichen