ZitierenAm Einfachsten bekommt man die Software durch googlen. Läuft unter Windows und Linux und basiert auf Java.
http://www.lxtreme.nl/ols/
Woher bekommt man die PC-Software für diesen Logik Analyser und läuft diese unter Windows XP ?Zitat von .:Sebastian:.
Also diesen Logic Analyzer Client meine ich, damit man schon mal sehen kann was diese Visualisierungssoftware taugt.
Am Einfachsten bekommt man die Software durch googlen. Läuft unter Windows und Linux und basiert auf Java.
http://www.lxtreme.nl/ols/
Grüße,
Daniel
Danke,
dort war ich auch schon mal gelandet.
Muß ich die Datei 0.9.5 unter Download herunterladen oder ist dies nur die Firmware für die Hardware ?
Ist nur die/der Software/Client. Die Firmware ist etwas umfangreicher, da dort mehr als der PIC programmiert werden muss.
- auf zip bei 0.9.5 klicken
- entpacken
- im Ordner olsx.x.x die run.bat mit einem Doppelklick starten
Ansonsten das Wiki der Hardware-Entwickler : http://dangerousprototypes.com/docs/...ck_start_guide
Geändert von ePyx (06.07.2012 um 20:56 Uhr) Grund: Link
Grüße,
Daniel
Vielen Dank.
Es funktionierte erst nicht. Ich musste zuvor einen neuen Ordner erstellen und dann " entpacken nach " diesen Ordner ausführen. Dann klappte es auch mit dem Doppelklick auf run.bat
Hallo,
habe nun endlich die Platine und auch die Visualisierungs Software ( Open Workbench Logic Sniffer ).
Nun kommt wieder ein Problem. Ich hätte gerne einen Vernünftigen Ausdruck des Schaltplanes.
Ich besitze zwar Eagle 6.1.0 jedoch nur in der Light Version, somit ist es mir nicht möglich den Schaltplan so auszudrucken das alles gut lesbar ist. Das heißt, für jeden Schaltplan eine Seite zu benutzen.
Habe hier unter Logic Sniffer... die EAGLE-Dateien heruntergeladen.
http://gadgetforge.gadgetfactory.net..._package_id=10
Open Bench Logic Sniffer
Hast du versucht in eine PDF zu drucken ? Ggf. auf mehrere Seiten aufteilen.
Grüße,
Daniel
Ah,
ich denke ich verstehe. Das ist also so gedacht, das jeweils nur ein Ausschnitt ( verteilt auf 6 Seiten ) des gesamten Schaltplanes auf einer Seite zu sehen ist. Finde ich zwar irgendwie unschön aber egal.
Auf der Platine ist ja auf der einer schmalen Seite eine 18polige abgewinkelte Steckerleiste, ist dies die WING1G$1 wie sie im Schaltplan dargestellt ist ? Frage deshalb weil diese nur 16polig dargestellt ist.
Auf der längsseite der Platine wäre diese ja nochmal ( nur mit Lötaugen versehen ) oder ist dies etwas anderes ?
Passt evtl. die Hardware ( Version v1.04 ) mit den Schaltplänen nicht überein ?
Wieder mal Danke.
Open Bench Logic Sniffer
Die gewinkelte Stiftleiste die vorn angebracht ist, ist die die 5V tolerant ist und gepuffert wird. Daher sind es 16 Kanäle + 2 Masse-Pins, welche sich aus JP7 und JP8 zusammensetzen. die WING1 ist die Leiste die unten am Board nur als Vias vorgesehen ist. Diese ist nicht 5V tolerant und um Fehler zu vermeiden wird diese auch nicht bestückt. ( der Logic Sniffer hat ja 32 Kanäle )
Sieht man auch recht schön, wenn man sich das Board oder den Bestückungsdruck anschaut.
http://dangerousprototypes.com/docs/...c_and_partlist
Grüße,
Daniel
Ganz schön verwirrend, wenn man den Text der an WING1G$1 ( BOARDSIDE_16BIT_RIGHT ) beachtet.
Bin nämlich davon ausgegangen, das dieses RIGHT von der Beschriftung auf der Platine zu sehen ist.
Im Schaltplan kann man ja JP7 und JP8 finden, aber auf der Platine sucht man diese vergebens. Da muß man ja ganz schön mitdenken, um nicht gleich die Hardware zu schrotten.
Die Software machte mich auch stutzig ohne das etwas an den Greifklemmen angeschlossen war hatte ich ich schon tolle Rechtecksignale sehen können. Es hat mich einige Zeit gekostet um herauszufinden das diese abgewinkelte Stiftleiste an der schmalen Seite der Platine der Kanal 2 mit den Eingängen 16 bis 23 und der Kanal 3 mit den Eingängen 24 bis 31 ist.
Zur Zeit teste ich den UART-Analyser. Da mir die Baudrate der zu untersuchenden Schaltung nicht bekannt ist,
weiß ich leider immer noch nicht genau welches nun die richtige Baudrate ist, da die Software diese schreibt :
Baudrate : 38400 ( exact: 19230 ).
Ich vermute mal das 19200 die richtige Baudrate ist. Bin mit der Sampling Rate ( Abtastrate ) auf 500kHz runter gegangen, da immer sporadisch bzw. in einem zeitlichen Abstand der mir unbekannt ist, ein Paket mit 7 Bytes gesendet wird. Finde es wirklich schade das man gerade mal 50ms bei dieser Abtastrate mitschreiben kann.
Auf eine Flanke zu triggern habe ich seltsamerweise noch nicht hinbekommen. Die zu untersuchende Schaltung arbeitet mit 5V Pegeln und 50/50 Triggerlevel sollte doch hinhauen oder ?
Open Bench Logic Sniffer
Berechtigungen
Lesezeichen