Hallo zusammen,
ich zeichne grad den Schaltplan für mein Netzteil und simuliere fleißig mit LtSpice...
Das ganze soll nach diesem Schema funktionieren:
Links oben habe ich die Formen der jeweiligen Spannungen angedeutet. Das Schaltnetzteil ist da, damit das Linearnetzteil nicht so viel Energie verbraten muss.
Das Linearnetzteil funktioniert in der Simulation auch prächtig: Ein OPV nimmt das Eingangssignal und gibt es aus, damit er auch mehr als 40mA schafft mit FET als Leistungsstufe:
Allerdings schaltet der FET halt jetzt nur so halb durch und darf abfallende Spannung*Strom verbraten...
Deshalb soll davor noch ein kleines Schaltnetzteil, das die Eingangsspannung des Linearnetzteils herabsetzt, damit dieses nicht so viel Energie verbraten muss. Das ist im Prinzip genauso aufgebaut, nur mit einer Hysterese drin, damit der OPV in die postive und negative Settung geht und somit ein Rechteck erzeugt, mit dem der FET dann quasi via PWM immer kurz ganz durchgeschalten wird - er muss kaum Energie verheizen:
Theoretisch funktioniert das zwar. Denn wenn der Kondensator bei der Last voll geladen ist sollte der vermeintliche Komparator ja kurz in die positive Sättigung gehen (FET Sperrt) und somit über D3 Das Potential am Pluseingang um 0,7V (bzw. 1,4V) anheben.
Der Kondensator entlädt sich und somit sinkt die Spannung am Pluseingang. Sobald der Minuseingang dann mehr Spannung hat, geht der OPV in die Negative Sättigung. Jetzt fließt der Rückkopplungstrom nicht mehr durch D3, sondern D2, und zwar in umgekehrter Richtung (Der Strom durch R4/D2/D3 ist gemeint). Also ist die Spannung am Pluseingang jetzt um 1.4V kleiner. Gleichzeitig schaltet der FET durch und der Kondensator lädt sich wieder auf. Irgendwann hat dann der Pluseingang auch den Rückschlag von 1,4V überwunden und er gewinnt (Hat mehr Spannung). Dann geht der OPV in die positive Sättigung und alles beginnt von vorne.
In der Simulation ist der Rückkopplungszweig aber so schnell, dass das ganze quasi ein Verstärker ist. Und deshalb geht wie bei einer normalen Verstärkerschaltung der OPV-Ausgang auch nicht in die positive oder negative Sättigung, sondern stellt sich auf eine Spannung ein, bei der der Widerstand des FETs stimmt. Somit kommt der Ausgang auch nicht in die negative Sättigung (oder wenigstens unter GND) und der Hysteresetrick mit den Dioden funktioniert nicht
Es muss also das Signal vom OPV zum FET oder das vom Rückkopplungszweig verlangsamt werden.
Ein Tiefpass am Ausgang des OPV ist nicht gut:
Weis jemand eine Lösung? Das währ echt große Klasse
- Der FET wird nicht voll durchgesteuert, sonder wird wieder zum Widerstand
- Die Werte für den Tiefpass sind sehr abhängig vom Laststrom (schon simuliert)
Viele herzliche Grüße und vielen Dank schonmal fürs durchlesen
-schumi-
Lesezeichen