Powermanagement über Kommunikation auf SPI-Schnittstelle ?

Zwei getrennte Platinen sollen über SPI-Schnittstelle miteinander kommunizieren, wobei der uC der ersten Platine per Definition der Master ist, die zweite der Slave. Die zweite Platine soll sich nach einem Timeout (5 Sekunden keine Daten vom Master an en Slave) in den PowerSafe Mode schalten, wenn die erste Platine keine Daten mehr sendet, bzw. sich aktivieren wenn die erste Platine beginnt Daten zu senden. Beide Platinen sind dauerhaft über den Akku versorgt.

Im PowerSafe-Mode soll der Slave sämtliche Onboardkomponenten abschalten (Ziel ist möglichst niedrige Ruhestromaufnahme, System wird Akku betrieben und soll diesen nicht leersaugen). Gedacht habe ich an die Verwendung eines Spannungsreglers TLE4276 mit Inhibit-Eingang, über den man den SR der die komplette Schaltung versorgt, abschalten kann.
Gibt es einen Baustein , den man an Batterie (UBAT) betreiben kann und der in der Lage ist über die Erkennung von vorhandener Buskommunikation ein komplettes System zu wecken ?
Alternative wäre für mich das diskret aufzubauen, würde ich aber gerne vermeiden.

Bei Phillips gibt es einen Baustein TJA1020, der Kommunikation auf dem LIN-Bus erkennt und seinen Slave weckt. Dieses BE ist jedoch für mich nicht brauchbar.

Hat jemand eine Idee ?