Druckbare Version
Hallo,
kann mir jemand einen Fifo IC nennen, der 16 Bit, 2x8 Bit geht auch, hat, bei 200 Mhz noch Daten einlesen kann. Das Fifo sollte parallel die Daten empfangen, ob es per SPI oder parallel ausgegeben wird ist mir egal, spi wäre mir aber lieber. Das Fifo sollte bis zu 250 Datensätze aufnehmen können.
Ich weis, die Frage ist knifflig, aber ihr könnt mir bestimmt helfen.
Grüße
Michael
Hallo,
Spontan dachte ich an einen Logikanalyser ( den ich mal bauen wollte, aber an FIFO-Beschaffungsproblemen gescheitert bin - Bauanleitung im ELEKTOR Heft Feb/März 2003 ).
Der schnellste FIFO, der mir in diesem Zusammenhang untergekommen ist, ist der ( von Cypress ) CY7C419 ( /421/425/429/433 ) mit 50Mhz read/write - also zugriffszeit von 10 nS.
Andere Typen von AMD: AM720x familie (7202/7203/7204/7205)
von IDT: IDT7203 ( Rest s.o.)
Wenn du nach diesen Typen gooogelst, findest du Datenblätter ( gerade ausprobiert! )- allerdings sind die Preise -wenn überhaupt beschaffbar- aussergalaktisch ( 2003 lagen die Ab 60€ ! )
Achso: das sind alles 9-bit ter.
Die gerade von mir erwähnten ICs besitzen intern zwei unabhängige Zähler also asynchrones schreiben/lesen.
Zum 200Mhz- Problem: Ich hoffe, das ist nur ein schreibfehler -wenn nicht wirds schwierig. :-k
Mir fällt da Interlacing ein- also 200 MHz-Takt mit 1 aus 4 Dekoder auf 4 parallele FIFOs aufteilen -dann läüft jeder "nur" mit 50 MHz; genauso Ausgabeseitig, -Ausgänge sind Tristate-.
Ob es ( eingangsseitig ) ICs gibt die schnell genug für den 1 aus 4 Dek. sind ( 74F? ) weiss ich nicht so genau, ausserdem ist das Layout HF-mässig nicht so einfach zu realisieren.
Ich hoffe, ich konnte weiterhelfen, gruss Lutz
Hallo,
ich hatte ein paar super schnelle ADCs gesehen. (200 MHz), die wären ideal gewesen um ein Oszilloskop zu bauen. Aber ich zahle allein schon aus Prinzip keine 60 Euro für einen IC! Nein!
Das auf SRAMs aufzusplitten, war eine gute Idee. Aber ich habe es gerade ausgerechnet. Mit einem 55ns SRAM von Reichelt wären das 19 RAMS. Galaktisch!
Dann habe ich den 74F374 angeschaut. Naja, abgesehen vom gigantischen Stromverbrauch (55mA) wäre das eine Lösung. Aber leider nur 1 Byte,
Ich glaube das ganze war mehr eine dumme Idee und ich lasse es bleiben... Trotzdem an alle vielen Dank für eure Hilfe!
Grüße
Michael
Du gibst aber schnell auf ;) In einer Zeit, wo Oszis im Bereich von 40 GS/s aufwarten, sollte es ja vemutlich auch geeignete schnelle Speicher geben. Vielleicht mal bei den Profis unter die Haube schauen und versuchen, ob man bei Agilent ein Service Manual eines entsprechenden 100-200MS/s DSO bekommt? Ich schraube meins jetzt nicht auf (ist ein 200MS/s HP), und von meinem weiss ich auch, dass im Service Manual nur der Schaltplan des Netzteils ist, aber das muss ja nicht bei allen so sein. Ansonsten mal bei den Logic Analyzern umschauen, meiner liegt eh zuhause unter dem Schreibtisch, weil er einen noch nicht gesuchten Fehler hat, bei der Gelegenheit könnte ich ja mal schauen, welche FIFOs da eingesetzt werden (100MHz native Abtastrate).
Bevor es Cache-RAMs mit 10ns gab (wäre das nichts für Dich? Davon 4 interleaven und gut) habe ich auch mal mit einer Schaltung experimentiert, in der ich 100ns-6264er versucht habe zu verschachteln. Bis ich dann wie gesagt an die Cache-RAMs gekommen bin. Der nächste Schritt wäre ohnehin ein 55ns-6264 gewesen, das ein 74F164 (Schieberegister) an den Datenleitungen hat und somit schon mal auf gefühlte 7ns käme (theoretisch, praktisch wären wohl so 70-80MHz drin gewesen); aber dann halt ein RAM gleich ein Bit.
Cache Rams? Gute Idee? Kannte ich (noch) nicht, Der RAM müsste eine Zugriffszeit von maximal 5ns haben und auch wirklich nicht groß sein. 1k Byte ist schon mehr ausreichend,
Wie heißen denn so Cache Rams? Gibt's die auch als DIP? Was kosten die? Gibts so schnelle (überhaupt)? Kann mir da jemand helfen?
Vielen Dank für die Hilfe!
Chache Rams gibt (gab) es auch im DIP gehäuse. 5 ns RAMs als DIP zu finden könnte aber schwierig werden. Ich habe z.B. noch ein paar 24257-15 ns RAMs (64 kB) aus einem alten 486er Motherboard. laut Datenblatt gabt es die auch noch als 10 ns.
Genau diese, ich habe auch -10 und -12 gesehen, ob ich noch Boards habe, wo die drauf sind, müsste ich nachsehen. Die waren ja bis einschliesslich 486 state of the art, und da ging der Bustakt bis 40MHz, schnellere RAMs waren also nicht erforderlich. Ich sinniere gerade über die Zugriffszeit der SRAMs in den Slot-1-Pentium II CPUs. Das sind zwar TQFPs, aber im Vergleich zu den heutigen BGAs usw ist das ja noch handlebar. 5ns und DIP, am besten noch im Sockel und dann gefädelt, beisst sich irgendwo ein bisschen.
So, nun habe ich mal zwei PII aufgemacht. Im ersten steckten Mitsubishi-SRAMs, zu denen ich kein Datenblatt gefunden habe. Im zweiten dann aber NEC: µPD431632LGF-A7, http://www.datasheetarchive.com/pdf/3548780.pdf
Die Dinger haben 32k x 32bit, 5ns Zugriffszeit und beim Durchsehen des DBs musste ich feststellen, dass ich sowas damals gerne gehabt hätte: die Dinger haben einen Adresszähler für den Burst Mode drin, man kann sie aber auch mit 15 Adressleitungen als hundsgewöhnliche SRAMs betreiben.
Oder man arbeitet sich in die Zählerlogik ein und nutzt den schnellen Zähler mit. Die Chips lassen sich mit 133MHz im synchronen Modus takten, nur eins sind sie nicht: FIFOs im eigentlichen Sinne eines Dual-Port-RAMs.
Schnelle Vorgänge einfrieren und danach auslesen ist aber natürlich möglich, mit externer Logik kann man natürlich auch einen FIFO nachbilden, nur wird's dann natürlich maximal halb so schnell (theoretisch).
Da der andere PII von der PCB her genau so aussieht wie der mit den NEC-Chips würde ich die Mitsubishi M5M5V1132AGP-5H einfach mal als pin- und funktionskompatibel betrachten.
Interesse?
Wenn man ohnehin die Addressen erzeugen muß, könnte man auch gleich einen FPGA Baustein als Speicher misbrauchen, vor allem wenn man nur 1 K oder so braucht. Die Sind allerdings natürlich nicht als DIP erhältlich und man kommt eventuell auch auf 60 EUR / IC. Bei 5 ns ZUgriffszeit wird das Boardlayout aber durchaus kompliziert und man wird dabei eventuell froh sein wenn die ICs nicht als DIP vorliegen.
Vielen Dank für Eure Ideen. Das mit dem Burst-Ram klingt ja super.
Aber: Ich glaube nicht, dass ich es schaffe: Deshalb veröffentliche ich die Idee, und hoffe, dass es einer macht, der a) besser an die Bausteine kommt und b) viel mehr Erfahrung in Elektronik hat!
Die Idee ist es, ein 2 Kanal Oszi zu bauen. Das Signal wird erst durch einen OpAmp von der Amplitude angepasst (Controller managed das). Bei Analog Devices gibt es 12 Bit Flash ADCs mit 12 Bit und 200 MHz, dieses wird dann, wenn der Triggerimpuls kommt, in den Fifo geschrieben, und vom Controller (ARM oder AVR) ausgelesen und auf einem LCD ausgegeben. Zusätzlich werden vom Controller Frequenz und maximale Amplitude berechnet.
Die Idee finde ich zwar super, aber ich habe einfach nicht die Bauelemente dafür. Das einzige was ich habe, ist ein DRAM von DDR-Zeiten. (Ist das gleiche, wie das das es beim Reichelt zu kaufen gibt).
Sollte hoffentlich jemand interesse daran haben wäre ich dankbar, wenn er es für sich weiterführt. Ich habe dazu aber nicht die Kenntnisse.
Tja schade. Dann mal gleich mit dem nächsten Projekt weitermachen. Ein DSO wurde glaube ich aber schon erfunden ;) Wenn auch mit der einen oder anderen Feinheit, die Du hier jetzt mal ausgelassen hast. In den heutigen sind hochintegrierte Signalverarbeitungsbausteine verbaut, wenn man deren Inhalt diskret nachbauen will, endet man etwas da wo HP 1986 stand, als sie mein DSO gebaut haben: ein Grab von ECL-ICs, sündhaft teuren RAMs und aufwändigen diskreten Verstärkerstufen.