-
Hab gerade noch was gefunden zu den SWJ_CFG . . .
++++++++++++++++++++
Bits 26:24 SWJ_CFG[2:0]: Serial wire JTAG configuration
These bits are write-only (when read, the value is undefined). They are used to configure the
SWJ and trace alternate function I/Os. The SWJ (Serial Wire JTAG) supports JTAG or SWD
access to the Cortex® debug port. The default state after reset is SWJ ON without trace.
This allows JTAG or SW mode to be enabled by sending a specific sequence on the JTMS /
JTCK pin.
000: Full SWJ (JTAG-DP + SW-DP): Reset State
001: Full SWJ (JTAG-DP + SW-DP) but without NJTRST
010: JTAG-DP Disabled and SW-DP Enabled
100: JTAG-DP Disabled and SW-DP Disabled
Other combinations: no effect
++++++++++++++++++++
Kann die Einstellung dieser Bits was bewirken?
-
Nur Schreiben macht wohl Sinn.
zB Reset
Gruß
-
. . . meinte - Nur Schreiben OHNE Lesen zu können ???
Man kan schlecht Fehler im späteren Verlauf des Programms finden wenn man nicht weisst das die Befehle davor sauber funktionieren?
Werd' mal davon ausgehen müssen das der ganzer AFIO_MAPR Register NUR Writable ist und versuche weiter zu gehen.
Werde berichten wenn sich was ergibt.
-
. . . komme in der Sache nicht weiter.
Im nächsten Schritt muss CAN initialisiert werden. Die notwendigen Register lassen sich beschreiben aber, die endgültige Initialisierung bleibt aus.
Das Bit INAK (Initialization acknowledge) im Register ACAN_MCR muss von der Soft- und dann von Hardware = 0 gesetzt werden, tut es aber nicht.
Bei Initialisierung "hört" CAN auf den Bus und muss sich synchronisieren.
Ich glaube:
- da die Rx und Tx NICH auf den Transmitter (PB8, PB9) umgeschaltet sind
- und der CAN Transmitter an die CAN Hardware des Chips nicht angebunden ist
kann CAN sich nicht "hören" und auch nicht synchronisieren.
+++++++++++++++++++++++
Bit 0 INAK: Initialization acknowledge
This bit is set by hardware and indicates to the software that the CAN hardware is now in
initialization mode. This bit acknowledges the initialization request from the software (set
INRQ bit in CAN_MCR register).
This bit is cleared by hardware when the CAN hardware has left the initialization mode (to
be synchronized on the CAN bus). To be synchronized the hardware has to monitor a
sequence of 11 consecutive recessive bits on the CAN RX signal.
+++++++++++++++++++++++
Also vermute ich mal - es ist quasi ein Folgefehler der AFIO-Geschichte . . .
-
Also - die Ursache war --- der veralteter Dibagger.
Ein Arbeitskollege hat mir geholfen den GDB OpenOCD debugger zu installieren - jetzt läuft alles.
