Liste der Anhänge anzeigen (Anzahl: 1)
Danke für alle weiteren Hinweise!
Zitat:
Das Fehlerbild fehlender Cs passt weder zu "geht garnicht" noch zu "stirb langsam" und auch nicht zu "geht kaputt" [...] Damit will ich nicht sagen, daß man Abblocks-Cs vernachlässigen soll, aber sie erklären nicht jedes Problem.
So in etwa meinte ich das auch. Ich geben allen völlig recht, dass ich zu nachlässig mit den Ablock-Cs war. Trotzdem ist der Aufbau weit davon entfernt, keine Abblock-Cs zu haben. Da alles in SMD aufgebaut ist, sind die 100 nF für den µC auch wesentlich näher am Die als sie es jemals bei einem THT/DIP Aufbau sein würden. Aber nochmal: auch das werde ich in Rev. 2 der Platine verbessern!
Zitat:
Für mich erscheint die gemeinsame Nutzung von Pins durch ISP und LCD verdächtig, insbesondere weil sich der Defekt des µCs beim Programmieren zeigt. Wie sehen denn die ISP-Signale aus, wenn sich der Chip nicht programmieren läßt? Geht er doch noch, wenn man das LCD abtrennt? In dieser Richtung würde ich weiter forschen.
Ja, so bin ich ja auch rangegangen. Ich hatte es oben schon mal geschrieben: beim Versuch zu flashen tut sich nichts auf MISO, die anderen Signale sehen sinnvoll aus (habe aber nicht im Detail in die Daten geguckt). Habe das LCD auf den betroffenen Signalen zwischenzeitlich auch wieder vom µC getrennt, das hat keinen Erfolg gebracht.
Im folgenden Bild ist der Verlauf der ISP Signale beim Versuch mit AVRDUDE/USBASP zu flashen zu sehen. Ich habe blöderweise die Horizontalskala im Bild abgeschnitten, der low-Puls auf MOSI ist 20 ms lang, das nur zur zeitlichen Orientierung.
Anhang 29132
EDIT: sch*** Kompression, sorry für die schlechte Qualität. Reihenfolge der Signale: MISO, CLK, MOSI, RST
Zitat:
Der Grund war, das sich die Fuses für die Takteinstellung verstellt hatten.
Nachdem ich einen extern Takt angelegt hatte, konnte ich die Fuses neu setzen und der Controller funktionierte wieder.
Daran hatte ich auch gedacht, habe gestern mal einen externen Taktgeber an PB6 (XTAL1) angeschlossen, leider ohne Erfolg. Andere Möglichkeiten fielen/fallen mir nicht ein, zumindest muss ich ja "Kontakt" zu dem µC bekommen um die Fusebits wieder glattzubügeln - falls das überhaupt das Problem ist.
Zitat:
Mein Vorschlag wäre die beiden CE Pins des Displays per Pull(up)down auf festes ( inaktives ) Potential zu legen.
Also bei aktiv high ein Pulldown bzw. umgekehrt.
Weiß jemand sicher ob die CS Signale beim KS108 active high oder active low sind? Ich habe ein Datenblatt in dem dazu nichts steht, und ein chinesisches dass ich so interpretiere dass sie active high sind. In letzterem Falle würde ich dann natürlich Pull-Downs einsetzen.
Zitat:
hat zwar nichts mit dem Flashen zu tun aber sind die internen Pullups für die Taster eingeschalten?
Die Taster sind ganz normale Schließer. Die sind auf der Platine noch garnicht bestückt, können also bisher keinen Einfluss gehabt haben.
Zitat:
Den Gesamtstrom mal gemessen? Evtl. gibts doch irgenwo einen Kurzschluss auf der Platine?
Hatte ich oben schon geschrieben, die Stromaufnahme liegt bei 80 mA wegen dem LCD Backlight. Die Schaltung funktioniert ja zunächst, insofern kann es keinen "groben" Fehler im Layout geben.
Gruß
Malte
Liste der Anhänge anzeigen (Anzahl: 1)
Hallo!
Zitat:
Zitat von
damfino
Hatte einmal genau das gleiche Fehlerbild, da war der 7805 defekt. Lieferte lt. Multimeter konstante 5V, am Oszi waren aber Peaks bis 10V sichtbar, die innerhalb kurzer Zeit die Atmegas zerstörten.
Ganz ausschließen kann ich auch das nicht, allerdings habe ich mir dir Versorgungsspannung relativ genau angesehen. Da ich jetzt eh das PCB überarbeite spendiere ich auch einen neuen 7805.
Zitat:
Zitat von
RoboHolIC
Die Polarität des R/W ist am Chip eindeutig und wird kaum im LCD-Modul invertiert werden. Hier fürs Erste ein PullDown, dann gibt es keinen Krieg der Ausgangspins mehr. Gleiches gilt alternativ für den Enable-Eingang. Die Polarität der CS lässt sich dann experimentell rausfinden: alle gleichartig setzen oder löschen - entweder fühlen sich beide GLCD-Controller angesprochen oder keiner; das macht keinen Schaden.
Nur noch mal zum Verständnis: Es sollte doch schon genügen R/W auf read, also low zu halten. Damit sollte auf den Datalines nichts mehr passieren. Zusätzlich gibt es ja auch noch einen avtive-low Reset Signal, das ich ebenfalls runterziehen könnte. Für meine Begriffe sind dann weitere Maßnahmen (insb. an enable und den chip selects) an dieser Stelle überflüssig, oder übersehe ich etwas?
Danke!
Gruß
Malte
- - - Aktualisiert - - -
Okay, eigentlich albern zwei Widerstände zu sparen ... also ziehe ich CS1 und CS2 auch noch runter. Das folgende Bildchen gehört lt. Verkäufer zu dem von mir verwendeten LCD, ich lese das so, dass die CSs active high sind.
Anhang 29140
